CD-ROM

Implementasi Vast Encryption Algorithm pada Field Programmable Gate Array (FPGA)

---

Perkembangan ilmu pengetahuan dan teknologi informasi serta kebutuhan akan keamanan informasi dan komunikasi digital semakin meningkat. Pengiriman informasi rahasia harus menjamin keamanan dan keutuhan dari data yang dikirimkan tersebut. Oleh karena itu dilakukan proses penyandian (enkripsi dan dekripsi) terhadap data yang akan dikirimkan Algoritma VEA merupakan algoritma penyandian block cipher yang memiliki performa yang cukup baik dan efisien untuk diimplementasikan ke dalam software Pada penelitian ini, algoritma VEA diimplementasikan ke dalam hardware dalam hal ini FPGA. FPGA dapat dikonfigurasikan dan dirancang sesuai dengan keinginan dan kebutuhan user sehingga memungkinkan desain, simulasi, dan validasi dari sebuah IC secara cepat dan murah. Output akhir dari penelitian ini adalah implementasi algoritma VEA kedalam FPGA sehingga diperoleh performance algoritma VEA dalam hal waktu ( 220 ns) dan kecepatan proses enkripsi (554,3 Mbps), serta memori yang digunakan (201.204 kilobytes).

120 halaman + ix Lampiran
Kata Kunci : Implementasi, FPGA Xilinx Spartan IIIE, dan Vast Encryption
Algorithm

---

Availability

No copy data

Detail Information

Series Title

-

Call Number

2010 NES i

Publisher

Bogor : Sekolah Tinggi Sandi Negara., 2010

Collation

1 CD (ekstensi berkas .pdf)

Language

Indonesia

ISBN/ISSN

-

Classification

TA/SKRIPSI

Content Type

-

Media Type

-

Carrier Type

-

Edition

-

Subject(s)

-

Specific Detail Info

Skripsi/Tugas Akhir dan Paper dalam ekstensi berkas .pdf. Dibutuhkan perangkat lunak pembaca dokumen portable (spt. adobe reader, nitro pdf dsb.).

Statement of Responsibility

Nesya Stefhani Ginting

Other version/related

File Attachment

Comments

---

You must be logged in to post a comment